PTO 96-0225

S.T.I.C., Translations Branch

砂日本国特許庁(JP)

即特許出頭公開

@ 公 開 特 許 公 報 (A) 平2-140915

@Int. Cl. 3

識別記号

庁内整理番号

母公開 平成2年(1990)5月30日

7739-5F

H 01 L 21/20

8624-5F H 01 L 29/78 3 1 1 7 審査請求 未請求 請求項の数 1 (全8頁)

母発明の名称 半導体装置の製造方法

②特 願 昭63-295065

❷出 顧 昭63(1988)11月22日

伊発明 君

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

Ø代 選 人 弁理士 上柳 雅普 外1名

1、 発明の名称

(a)絶縁性非異質材料上にシリコンを主体 とする非典質は料理を形成する工程。

(も) 抜非品質材料無上に金属層を形成しパター ン形成する工作。

(c) 熱質理等により、延兆品質材料理と返金店 着が接触している保護に結構指を生成させる工

(d)毎非品質材料度を斡記組品店をシードとし て、然気爆等により移品成長させる工程。

(m) 結晶成長させたシリコン暦に半導体電子を 形成する工程を少なくとし其することを特徴とす る半導体学園の製造方法。

3. 発明の詳細な以前

本見明は、半導体器度の製造方法に係わり。特 15、 种植物作品曾经每个位置规则位数据品单进业

ガラス、石英等の絶迹性罪罪従其的や、Si 0. 研の絶縁性非品質原性に、思性的な単端は常 子を形成する以みが残されている。

近年、大型で高層後度の連品表示パネルや。不 誰で高禁鉄度の表音型イメージセンサや三次元(で罪へのニーズが高まるにつれて、上述のような

- 絶は性非益質材料上に前ほとランジスク(T. P.K. T】を形成する場合を気にとると、(1)ブラズ。 マCVD徒等により彩板した非晶質シリコンモギ 干材としたTFT。(2)CVD法等で形成した 多種品シリコンを黒子はとしたTFT。 (3) 棺 敵何結長化法等により形成した私はニシリコンを

特閒平2-140915 (2)

ところが、これらのTFTのうちお品質シリコンもしくは多様ポシリコンを案子はとした場合に比べては、単純品シリコンを案子はとした場合に比べてTFTの電気効果移動なが大幅に低く(非品質シリコンTFT<)にm*/V・sec)、高性能なTFTの実現は国質であった。

一方、レーザビー工等による溶験質益品化法は、東北に十分に元成した技術とは含まず、また、液晶展示パネルの様に、大面値に数子を形成する必要がある場合には技術的周見が特に大きい。

もこで、他級性非品質利料上に基性酸な単線体 男子を形成する機便かつ美用的な方法として、大 関係の多は品シリコンを関格成長させる方法が達 目され、研究が進められている。 (Thin Solid Files 108 (1583) の、227, JJAP Vol. 25 No. 2 (18 36) p. L121)

(発明が解決しょうとする耳径)

しかし、従来の技術では、多な品シリコンのな

は、結晶な男の存在する位置を十分にものすることが母属であった。 使って、 医に大程後の多結品 シリコンが形成できたとしても、 結構なの内がに 形成された下下下と結晶な男郎に下下下のチャン ネル組織が位置した下下で開放した東京母親の動作 強度が、 結構な界所に位置する特性の思い下下下の特性で制備されたり、 最悪の場合は、 回なが動作しない等の重大な問題が発生した。

そこで、本発明は結晶位界の位置を制即し、半 脚はま子を結晶傾端に選択的に形成する製造方法 を提供するものである。

(課題を解決するための手鎖)

本発明の単導体発揮の関語方法は、

- (a) 絶縁性非晶質材料上にシリコンを主体とする非晶質材料層を形成する工程。
- (b) 取非品質材料用上に金属性を形成しパクーン形成する工程。
- (c) 結婚理事により、低年品質材料理とは主任 度が提加している保護には品質を主成させる工

M.

-30-

- (d) 返非品質料料剤を向足は品低をシードとして、鉄路度等により結品成長させる工程。
- (e) 結島成長させたシリコン間に半場体第子を 形成する工程を少なくとも寄することを特徴とす。

(實 展 例)

男1回は、本発明の実施所における半導体装置の耐道工程図の一冊である。向、羽1回では半線体状子として海旗トランジスク(TFT)を形成する場合を例としている。

別1回において、(A)は、、ガラス、石英等の地は性非品質高低、もしくはSIO。等の地は性非品質高低、もしくはSIO。等の地は性非品質材料 101上にシリコンを主体とする非品質材料 用102を形成する工程である。雄타品質材料 用00形成万法としては、ブラスマCVD法、尽力止率で非異質シリコンを成成する万法と、仮具品シリコンもしくは多はニシリコン等をブラスマCVD法、CVD

沈・黒母様、を日原智徳、MBEは、スパックは 時で形成後、Si、Ar・B、P・He、Ne。 Kr、H専の元常をイオンけら込みして、延回は 品シリコンもしくは多緒品シリコンキを非器質化 する時の方法がある。

(8) は、延邦品質はは3102上に金属を103七形成し延金属層をシード開催104とならの分を残して除去し、然処理界によって、投資品質は時間103かけ致しているの分にシードとなる結構を生成させる工作である。金属層としてA1を用いた場合を傾にすると、延倉展開103とは対している非常度シリコンは他の部分と比べてより配置でしかし色時間では高度が発生し思い。そこで、金属層と協致していないの分からは経路はが発生しない温度及び説明で結婚性を行うと、シード環境104から退況的に結晶成長をほぼすることができる。其は的には、度異逆球でA14を形成しバフーン形成した後で、200で~450で度をで15分~2時間で

特別平2-140915 (3)

の界面対抗には品質が生成しは品度長の始まう。 級いて、金度度(Ai) しゅるギリン酸等でエッ ナング性差する。金度度を独立する度由は、低い で持つより高い回復での熱処理の起。金度の形形 質シリコン中(特に黒子形成領域まで)への展度 世数を辞止するためである。又、AIのの金度層 の関係を非品質シリコン層の特殊と世ペで少なく とも同程度以下にすることも、上述の表別配せを 断止する対域となる。例えば、非異質シリコン層 200人~1000人に対して、金度層100人 ~500人程度かごれよりも遅い金度層そ用いた はうが異常性性が低度される。

南、韓島領が生成する熱酸環環保は存品質シリコンの成場方法によって最適額が異なる。例えば、プラズマCVD統で形成した非異質シリコンの場合は200で~350で環境の比較的低温では高級が形成される。そのため、シード級域以外から組品値が生成されてくい吸収のお風値でシード級域には最低を生成できるメリットがある。

(C) は、旋算品質材料度102をなシード領

場合においても、下層部の素子に恐影響(例えば、不純株の飲食等)を与えずに、上層部に半端 は素子を形成することが出来る。 扱いて、 ケート 関係を形成域、 ソース・ドレイン 領域をイネン注 入後、熱域を決、 ブラズマドーピング 往等で形成 し、 複関 絶縁間を C V D 注、 スパッタ注、 ブラズ マC V O 注等で形成する。 を今に、 該層 間 逆 は 線 に コンククトスを例け、 配紙を影成することで T F T が形成される。

本発明に基づく半年体を屋の製造方法で作製した低温プロセス下FT (Nチャンキル)の電気分数を移動度は、200~350cm * / V・cecであり、ガラス番板上に高性能な下FTを形成することが出来た。これは 本見明の製造方法によう、遠眺的なは異及長が再現性良くできるようになったは無可能となった。そらに、副紀下FT別は工化に水会が入らしくはアンモニアが入を少なくとも含む気体のブラズマ常研集に半線体素子をもうす工程を設けると、失幅密度が成其され、副紀マテ効果は静度はそうに向上する。

姓(04年記点として、料処理等により違原的に は品版表でも工程である。無処理器図は550 で~650で程度で20時間~30時間程度の決 処理を行う。

(D) は、雄葛成長させたシリコン暦105に 半退体男子を形成する工程である。向、男!日 (ロ) では、半導体電子として下FTを形成する 場合を例としている。因において、106ほグー 上草板、107はソース・ドレイン領域、108 はゲート絶益値、109は展開絶縁段、110ほ コンククト式、111は配料を示す。TFT形成 住の一例としては、シリコン君105をパターン 形成し、ゲート絶縁間を形成する。ほグート絶縁 投は結構化注で形成する方法(高温プロセス)と CVD住ししくはブラズマCVD法すて600℃ 程度以下の低温で形成する方法(低温プロセス) がある。低温プロセスでは、蒸炬として安価なが **ラス基板を使用できるため。大型な液晶を示パネ** ルや密質型イメージセンガ等の半導体装置を成っ ストで作成できるほか。三次元10等を形成する

第2回及び第3回は、本代明の実施内における 半線体機画の製造工作品のがの一所である。第2 団は新画館、第3回は平面図である。

男2国及び別3回において、(人)は、ガクス、石炭等の地球性非晶質器は一切しては、5~10。等の他球性非晶質材料用等の地球性非晶質材料度等の地球性非晶質材料度202年形成する工程である。18月里可料料度202年形成する工程である。18月里可料料度の形成方法としては、ブラズマでVD法、馬登法、EB属管法、MBE法、スパック法、CVD法等で非晶質シリコンを成績する方法と、可以品シリコンもしくは多縁品シリコンのモア、アック法等で形成は、5~1、人「、B、Q、人、スパック法等で形成は、5~1、人「、B、Q、人、人、「、B、Q、人、、「、」以及は品シリコンもしくは多縁品シリコンもして、質問は品シリコンもしくは多縁品シリコンもしては異様品シリコンもしくは多縁品シリコンもの方法がある。

(8)は、旅移品質は4月202上に本代及2 03を財産し位本医療をシード項増204となる 部分を移して除去し、外担保事によって、大馬用

特別平2-140915 (4)

203とは非異異材料用202か倍圧しているの 分にシードとなる語品指を生成ませ、扱いて、猛 非晶質材料度202を所定の形状にパクーン形成 する工程である。向、シード保軽を結晶化させる **即に非鼻質材料層のパターン形成を行ってもよ** い。金属単として人!を用いた場合を例にする と、経過の通りは金属度203と搭触している非 **乳質シギコンは他の部分と比べてより低温でしか** 6-経外間で結為性が発生し易い。そこで、金圧度 と根廷していないの分からは結晶性が発生しない 在区及び時間の熱処理を行うと、シード領域から 退択的に結系規長を併せすることができる。具体 的には起展200七~450七段度でしち分~2 時間保服の熱処理を行うと、金属性と非品質シリ フン屋の界面付近に結晶性が生成し結晶成長が枯 まる。秋いて、金属度(AI)203をリン値界 でエッチング除去する。金属層を除去する理由 は、肩延の通り扱いで行うより高い温度での丛色 度の底。金属の非品質シリコン中(特に無子形成 領域まで)への異常は触を防止するためである。

下おくと、シード領域で複数の結晶体が生成した な合でも、どちらか一方の便算な(総成成長遺産 が高い、又は、結晶性が悪く発生した等の)結晶 成長が緩い連結領域で選択すれ、兵状領域は単結 品化される。無4回にその結晶成長の様女器を示 す、異4回において、40」は馬状領域、402 は連絡領域、403はシード領域、404及び4 05は総数段を示す。

又、連結領域では一の結晶成長に選択されない 域合でもあら間の結晶成長の相式型に示すように 結晶程序が存在する位置は大幅に利服される。 男 5 間において、501はB状態性、502は連結 機能、503はシード機性、504は結晶位常が 存在する確立が高い位置であり、505は結晶位 男の中任する確立がほぼ写の機関である。506 は両署の中間の機関(グレーソーン)である。 ほって、半速は素子として、MOS数トランジスク ヤナチでを使とするならば、延常子のチャンネル 組織が保切405に入るように第千を配置すれ ば、結晶位界による黒子特性の大幅なばらつきを

ベモ、

例、は森林が生成する熱的理点収は非点質シリコンの成態方法によって最適度が異なる。例人は、プラズマCVD能で形成した非品質シリコンの場合は200で~350で程度の比較的低高で移足性が形成される。そのため、シード環域以外から は品援が生成されてくい最高の比如便でシード環域に構造技術生成されてくい最高の比如便でシード環域によれる。

続いて、非温度シリコン度を所定の形状にパクーン形成する。例2回では技界温度シリコン思を 第子を形成する情報となる品は優性205と移動 は様は205と移シード環域204を結ぶ海結県 地206を少なくとも有する形状にパターン形成 する場合を例としている。

(C)は、延兆品質材料度202を減シード域 対204を起点として、熱色理等により運転的に は品成長させる工程である。熱色理器度は550 で~650で変数で20時間~30時間程度の熱 処理を行う。

非品質シリコン度を前述の切く 島状婦性 2 0 5 と連絡保証 2 0 6 七朝する形状にパターン形在し

然くすことができる。

(D)は、結晶成長をせた角状体性205に半端体気子を形成する工程である。内、異2位(D)では、半端体気子としてTFTを形成する場合を関としている。図において、207はゲートを構成、208はソース・ドレイン領域、209はゲートを建設、210は層間を経過、2)1はコンククトで、202は配便を示す。です下形成の形成方法は第1回の実務例と関係の方法で形成できる。向途のようだでFTのチェンネル領域2は3を結晶は男の存在する異ながほぼ等の環境に配置することでは異な形による気子体性のようでを発展にし、分割り七大低に向上させることができた。

非品質シリコン暦のパクーン形はは東2回に した形状の他にも様々な形状が考入られる。既入 は、男6回〜男8回は本見明の実店側における選 結構度の平面回の例を示す。男6回〜男8回にお いて、601、701、801はシード領域、6 02、702、802はお鉄様は、603、70

時間平2-140915 (5)

3、803は離結領域、604、605、704、705、804、805は協議官を示す。連結領域の確にテーバをつけたり、場の狭い領域706を建りる等連結領域の形状を工夫することで、協議成長の選択をより充全に行うことができる。現に、本発明に基づくを講話を頼いたといかという。 形成方法ではシード領域に多結為後が発生のウンドが成方法ではシード領域に多結為後の選択が予算を乗りの大統の大きなのような結構を見る。又、連結領域であり、上述のような結構をなる。又、連結領域であり、10mmが程度とついても基準を表している。2、2を計算を表している。2、2を計算を表している。2、2を10mmが存在である。2、2を10mmが存在である。2を10mmが存在である。2を10mmが存在である。2を10mmが存在である。2を10mmがある。2を10mmがある。2を10mmがある。2を10mmが表して10mmがある。2を10mmがある。2を10mmがある。2を10mmがある。2を10mmが表に10mmが

角、男士団一男3回の実施例では企業月として A1を用いる場合を例としたが、本発明はこれに 間定されるものではない。例えば、A1-51年 のAt合金、Cr、Ni、Mo、W、Av、 Pt、Ti等の金属もしくはそれらの合金を圧力 無感として用いることもできる。A1-5~年の

以上述べたように、本党明によればガラス、石 英等の絶縁性非為質器近、もしくは510。等の 絶縁性非為質質問題等の絶縁性罪器質別別上に単 結為シリコン等を選択的に結為成長させ、結為投 男が存在する位置を制御できるようになった。そ の結果、結為化された傾域に進調的に必須体無子 を形成することが可謂となった。本見明によれ ば、絶縁性非及質別別上に51ウェハー上に形成 した必須体ま子に医動する高性低な半導体男子を 形成であるようになった。大型で高解性便の確認 表示パキルや高速で無解便度の配置型イメージと シオや三次元(これを容易に形成できるようにな

さらに、複数所は品化注明とはスなり、本見明はせいぜい 650で程度の低温の無助性が知わらだけであるため、(1) 長値として表版なガラスは低を使用できる。(2) 三次元 1 Cでは、下原体の素子に思影響(例えば、不从後の能量等)を与えてに上海頭に半端体系子を影成することが出来る。等のメリットもある。

5(とま既との合まを用いるとは高級が生成し其 くなる場合がある。AI-SIの場合を例にとる と、SIの含質酸をO、5wで米で成以下にする と絡品種が均一に鬼虫し続くなる。(51の合実 更が上述の値より大きくなると、より高級の様の 地を行わないと結品権が生成し舞くなる。)

文、本実施例では移品質シリコン間の上に金属 房を形成する場合を例としたが、 様だ理はこの説 でしょい。但し、金属房上に非二質シリコン障を 形成した場合は科処理科に金属層を除去すること ができない、金属層の特差部を非温質シリコン層 がスケップのパーしなければならない等の間違い 生ずる。

又、本見明は、実務例に示した下下下以外に い、足はゲート哲学媒体電子を耐に応用できるは か、パイポーラトランジスク、辞電消は型トラン ジスク、太陽電池・光センラをはじめとする光見 登録素子等の申请は男子会時に応用でき、後のて 有効な制造方法となる。

(党網の効果)

また、本代明は、実施別に示した下下ではおに も、地球ダート製料導体素子全形に応用できるほ か、パイポーラトランジスク、設定講像製トラン ジスク、大球環境・発センサをはじめとする光度 変換素子等の単導体素子を地球は同上に形成する 場合に傾めて実効な製造方法となる。

4. 図面の病事な説明


男(図(a)~(d)は本兄明の変紀例における単純体名置の製造工作図である。

羽28(a)ー(d)及び取38(a)~(d)は本民間の支援所における (本)に変重の対 国方法であり、羽2Qは断面図、乳3Qは平成団 である。


第4回及U第5回以降的成员的收益回下的点。 第6回一次自己的本来用的复数网络为许多管理 维维的手册回下的点。

101.201··· 晚日性形品質材料 102.202··· 非品質短利用


特爾平2-140915 (8)



第6日



第7 🛭



第82

(WED) 09. 20' 95 15:40' TE 15:39/NO. 3501119183 F 9

特閒平2-140915 (6)

104、204・・・シード婦房 **110.211・・・コンククト**π 111,212.7.2枚 491.501.602.702.802

402, 502, 603. 703. 803

403.503.601.701.601 ・・・シード何時


以 上

出館人 セイコーエブソン体式会社


111 106 111 1,09 108 107

第 1 図

(d)




93 1 🖾





第 2 図

持開平2-140915 (7):





第 2 🖾






第 3 図






第 3 図



第4四



\$15日

PTO #96-225

Japanese Kokai Patent No. Hei 2[1990]-140915

MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICES Hideaki Oka

UNITED STATES PATENT AND TRADEMARK OFFICE WASHINGTON, D.C. OCTOBER 1995 TRANSLATED BY THE RALPH MCELROY TRANSLATION COMPANY

Code: PTO 96-225

JAPANESE PATENT OFFICE

PATENT JOURNAL

KOKAI PATENT APPLICATION NO. HEI 2[1990]-140915

Int. Cl.⁵: H 01 L 21/20

21/324 21/336 29/784

H 01 L 29/78

Sequence Nos. for Office Use: 7739-5F

8624-5F

Application No.: SHO 63[1988]-295065

Application Date: November 22, 1988

Publication Date: May 30, 1990

No. of Claims: 1 (Total of 8 pages)

Examination Request: Not requested

SEMICONDUCTOR DEVICE MANUFACTURING METHOD

[Handotaisochi no seizohoho]

Inventor: Hideaki Oka

Applicant: Seiko Epson Corp.

[There are no amendments to this patent.]

Claim

- 1. A semiconductor device manufacturing method characterized in that it includes:
- (a) a process in which an amorphous material layer which mainly consists of silicon is formed upon insulating amorphous material,
- (b) a process in which a metal layer is formed upon the said amorphous material layer for pattern formation,
- (c) a process in which crystal nuclei are grown in areas in which the said amorphous material layer makes contact with the said metal layer by heat treatment, for example,
- (d) a process in which the said amorphous material layer is crystal grown through a heat treatment, for example, by using the aforementioned crystal nuclei as seeds, and
- (e) a process in which a semiconductor element is formed in the silicon layer which is crystal grown.

Detailed explanation of the invention

Field of industrial application

The present invention concerns a manufacturing method for semiconductor devices, in particular, it concerns a manufacturing method for semiconductor devices in which a monocrystalline semiconductor film is selectively formed upon insulating amorphous material.

Conventional technology

Attempts have been made to form a high-performance semiconductor element upon an insulating amorphous substrate, such as glass and quartz, for example, and an insulating amorphous layer, such as SiO₂, for example.

As the need for large, high-definition liquid crystal display panels with high-speed, high-definition contact-type image sensors, and three-dimensional ICs, for example, has increased in recent years, so has the expectation of realizing the aforementioned high-performance semiconductor elements upon an insulating amorphous material.

Using the formation of a thin film transistor (TFT) upon insulating amorphous material as an example, the following is being examined: (1) TFT using amorphous silicon which is formed by the plasma CVD method, for example, as the element material; (2) TFT using polycrystalline silicon which is formed by the CVD method, for example, as the element material; and (3) TFT using monocrystalline silicon which is formed by the fusion recrystallization method, for example, as the element material.

However, of these TFTs, with respect to TFTs using amorphous silicon and polycrystalline silicon as the element materials, the mobility of the carriers with applied electric field of these types of TFTs is dramatically lower than when monocrystalline silicon was used as the element material (amorphous silicon TFT < 1 cm²/V·sec and monocrystalline silicon TFT \approx 10 cm²/V·sec), therefore, attainment of a high-performance TFT was difficult.

Also, the fusion recrystallization method using a laser beam, for example, cannot yet be considered a sufficiently developed technology. Moreover, the technical difficulty is particularly great when it is necessary for an element to be formed for a large area as in a liquid crystal display panel, for example.

Therefore, a method in which polycrystalline silicon having a large particle diameter can be solid grown has received much attention and its research has advanced to the point where the technique is an easy yet practical method to form a high-performance semiconductor element on an insulating amorphous material (Thin Solid Films 100 (1983) p. 227, JJAP Vol. 25 No. 2 (1986) p.L121).

Problems to be solved by the present invention

However, sufficient control of the particle diameter of the polycrystalline silicon and the position at which the crystal grain boundary is present was difficult in the conventional technology. Accordingly, even though polycrystalline silicon with a large particle diameter can be tentatively formed, there was a drastic difference between the characteristics of a TFT which is formed with the crystal grain and a TFT with the channel region of the TFT located at the crystal grain boundary. Therefore, serious problems occurred such as the operating speed of scanning circuits constructed from TFT being controlled by the poor characteristics of TFTs located at the crystal grain boundary, and the circuit not operating under worst care conditions, for example.

Therefore, the present invention provides a manufacturing method in which the position of the crystal grain boundary is controlled and a semiconductor element is selectively formed in a crystal region.

Means to solve the problems

The semiconductor device manufacturing method of the present invention is characterized in that it includes:

- (a) a process in which an amorphous material layer which mainly consists of silicon is formed upon insulating amorphous material,
- (b) a process in which a metal layer is formed upon the said amorphous material layer for pattern formation,
- (c) a process in which crystal nuclei are grown in areas at which the said amorphous material layer makes contact with the said metal layer by a heat treatment, for example,
- (d) a process in which the said amorphous material layer is crystal grown through a heat treatment, for example, by using the aforementioned crystal nuclei as seeds, and
- (e) a process in which semiconductor elements are formed in the silicon layer which is crystal grown.

Application examples

Figure 1 shows one example of manufacturing process diagrams of a semiconductor device in an application example of the present invention. An example in which a thin film transistor (TFT) is formed as a semiconductor element is used in Figure 1.

In Figure 1, (A) indicates a process in which an amorphous material layer (102) which consists mainly of silicon is formed on insulating amorphous material (101), such as an insulating amorphous substrate consisting of glass and quartz, for example, or an insulating amorphous material layer consisting of SiO₂, for example. Methods for forming the said amorphous material layer include forming an amorphous silicon film by plasma CVD, vapor deposition, EB deposition, MBE, sputtering, and CVD, for example; methods in which monocrystalline silicon or polycrystalline silicon, for example, is first formed include plasma CVD, CVD, vapor deposition, EB deposition, MBE, and sputtering, for example, and an element, such as Si, Ar, B, P, He, Ne, Kr, and H, for example, is ion implanted in order to noncrystallize the said monocrystalline silicon or polycrystalline silicon, for example.

(B) indicates a process in which a metal layer (103) is formed upon the said amorphous material layer (102), the said metal layer is eliminated while leaving sections which become seed regions (104), and crystal nuclei which become seeds are formed in areas in which the said amorphous material layer (102) makes contact with the metal layer (103) through heat treatment, for example. Using Al as the metal layer, for example, the temperature of the amorphous silicon which makes contact with the said metal layer (103) is lower than other areas, and crystal nuclei can easily be generated in a short period of time. Accordingly, since heat treatment is processed at the temperature and time at which crystal nuclei are not generated in areas which do make contact with the metal layer, crystal growth can be selectively induced from the seed regions (104). In a specific

example, since heat treatment is processed at approximately 200°C to 450°C for approximately 15 min to 2 h after vapor-depositing Al, for example and pattern forming it, crystal nuclei are formed near the interface between the metal layer and the amorphous silicon layer, and crystal growth starts. The metal layer (Al) (103) is successively removed with phosphoric acid, for example, through etching. The reason for eliminating the metal layer is to prevent an abnormal diffusion of the metal into the amorphous silicon (particularly into the element forming region) during heat treatment at high temperature which successively takes place. The aforementioned abnormal diffusion can also be prevented by establishing the film thickness of the metal layer, such as Al, for example, at least at the same or less than the film thickness of the amorphous silicon layer. For example, the abnormal diffusion can be reduced by using a metal layer of approximately 100-500 Å or less on an amorphous silicon layer of 200-1000 Å.

The heat treatment temperature for forming crystal nuclei has a different optimum value accordingly to the film forming method for amorphous silicon. For example, crystal nuclei are formed at a relatively low temperature of approximately 200-350°C when the amorphous silicon which is formed by the plasma CVD method is used. Accordingly, there is merit in forming crystal nuclei in the seed regions through low temperature heat treatment since it is difficult to generate crystal nuclei in areas other than the seed regions.

(C) indicates a process in which the said amorphous material layer (102) is selectively crystal grown through heat treatment, for example, using the said seed regions (104) as starting

points. The heat treatment temperature is approximately 550-650°C, and heat treatment is applied for approximately 20-30 h.

(D) indicates a process in which a semiconductor element is formed in the crystal grown silicon layer (105). TFT is formed as a semiconductor element in the example in Figure 1 (D). In the figure (106) is a gate electrode, (107) is a source-drain region (108) is a gate insulating film, (109) is a layer ipsulating film, (110) is a contact hole, and (111) is wiring. As one example of the TFT formation method, the silicon layer (105) is patterned and a gate insulating film is formed. said gate insulating film can be formed by a method using the thermal oxidation method (high temperature process) or by a method at a low temperature of less than 600°C by the CVD method or the plasma CVD method, for example, (low temperature process). Inexpensive glass substrates can be used when the low-temperature process is used, therefore, semiconductor devices, such as large liquid crystal display panels and contact type image sensors, for example, can be fabricated at low cost, and also when forming a three-dimensional IC, for example, a semiconductor element can be formed at the upper layer section without negatively affecting the element at the lower layer section (diffusion of impurities, for example). The gate electrode is successively formed, and the source-drain region is formed by ion injection, thermal diffusion, or plasma doping, for example, and the layer insulating film is formed by the CVD, sputtering, or plasma CVD, for example. Furthermore, a contact hole is formed at the said layer insulating film for forming wiring, and TFT is formed.

The mobility of the carriers with applied electric field of the low temperature processed TFT (n-channel) manufactured by the manufacturing method for semiconductor devices based on the present invention is 200-350 cm²/V·sec, and a high-performance TFT was formed on a glass substrate. This is the result of the selective crystal growth with satisfactory processability by the manufacturing method of the present invention. Furthermore, the defect density is reduced and the aforementioned mobility of the carriers with applied electric field further improves if the process in which the semiconductor element is exposed to a plasma atmosphere formed from a gas, such as hydrogen gas or ammonia gas, is included in the aforementioned TFT forming process.

Figures 2 and 3 indicate another example of manufacturing process diagrams of a semiconductor device in an application example of the present invention. Figure 2 indicates cross-sectional diagrams, and Figure 3 indicates top view diagrams.

In Figures 2 and 3, (A) indicates a process in which an amorphous material layer (202) which consists mainly of silicon is formed on insulating amorphous material (201), such as an insulating amorphous substrate consisting of glass and quartz, for example, or an insulating amorphous material layer consisting of SiO₂, for example. Methods for forming the said amorphous material layer include forming the amorphous silicon by plasma CVD, vapor deposition, EB deposition, MBE, sputtering, and CVD, for example, a method in which monocrystalline silicon or polycrystalline silicon, for example, is first formed by plasma CVD, CVD, vapor deposition, EB deposition, MBE, and sputtering,

for example, and an element, such as Si, Ar, B, P, He, Ne, Kr, and H, for example, is ion implanted in order to noncrystallize the said monocrystalline silicon or polycrystalline silicon, for example.

(B) indicates a process in which a metal layer (203) is formed upon the said amorphous material layer (202), the said metal layer is removed while leaving sections which become seed regions (204), and crystal nuclei which become seeds are formed in an area in which the said amorphous material layer (202) makes contact with the metal layer (203) through heat treatment, for example, and the said amorphous material layer (202) is successively patterned to the desired form. Also, the amorphous material layer can also be patterned before growing the seed regions. Using Al as the metal layer in an example, as described above, the temperature of the amorphous silicon that makes contact with the said metal layer (203) is lower than other areas, and crystal nuclei can easily be generated in a short period of time. Accordingly, since heat treatment is applied at the temperature and time at which crystal nuclei are not generated in areas which do not make contact with the metal layer, crystal growth can be selectively induced from the seed regions. In a specific example, since heat treatment is applied at approximately 200-450°C for approximately 15 min to 2 h, crystal nuclei are formed near the interface between the metal layer and the amorphous silicon layer, and crystal growth starts. The metal layer (Al) (203) is successively removed with phosphoric acid, for example, through etching. As described above, the reason for removing the metal layer is to prevent the abnormal diffusion of the metal into the amorphous silicon

(particularly into the element forming region) during heat treatment at a high temperature which subsequently takes place. The heat treatment temperature for forming crystal nuclei has a different optimum value according to the film forming method for amorphous silicon. For example, crystal nuclei are formed at a relatively low temperature of approximately 200-350°C when the amorphous silicon which is formed by the plasma CVD method is used. Accordingly, there is merit in forming crystal nuclei in the seed regions through a low temperature heat treatment since it is difficult to generate crystal nuclei in areas other than the seed regions.

The amorphous silicon layer is patterned to a specific form. Figure 2 indicates an example in which the aforementioned amorphous silicon layer is patterned to a form which includes island regions (205) and connecting regions (206) which connect the said island region (205) to the said seed region (204).

(C) indicates a process in which the said amorphous material layer (202) is selectively crystal grown through heat treatment, for example, using the said seed regions (204) as starting points. The heat treatment temperature is approximately 550-650°C, and heat treatment is applied for approximately 20-30 h.

By patterning the amorphous silicon layer to include island regions (205) and connecting regions (206) as described above, even when multiple crystal nuclei are formed in the seed regions, any of the connecting regions which are superior (such as a fast crystal growth speed or early generation of crystal nuclei, for example) are selected for fast crystal growth, and the island regions are monocrystallized. Figure 4 indicates a pattern

diagram of the said crystal growth. In Figure 4, (401) is the island region, (402) is the connecting region, (403) is the seed region, and (404) and (405) indicate crystal grains.

As indicated in the pattern diagram of the crystal growth in Figure 5, the location of the existence of the crystal grain boundary can be significantly limited even when monocrystalline growth is not selected in the connecting region. In Figure 5, (501) is the island region, (502) is the connecting region, (503) is the seed region, (504) is a location at which the probability of the existence of the crystal grain boundary is high, and (505) are the areas in which the probability of the presence of the crystal grain boundary is practically zero. (506) is a region between both (gray zone). Accordingly, when using a MOS transistor and TFT as examples of the semiconductor element, a significant variation in element characteristics by the crystal grain boundary can be eliminated by arranging the element so that the channel region of the said element is arranged within the region (405).

(D) indicates a process in which a semiconductor element is formed at the crystal grown island regions (205). TFT is formed as a semiconductor element in the example in Figure 2 (D). In the figure, (207) is a gate electrode, (208) is a source-drain region, (209) is a gate insulating film, (210) is a layer insulating film, (211) is a contact hole, and (212) is wiring. The method of formation of TFT can be the same method as in the application example of Figure 1. As described above, the variation of element characteristics by the crystal grain boundary can be eliminated by arranging the channel region (213) of the TFT in a region at which the probability of the existence

of the crystal grain boundary is practically zero, and the yield significantly improved.

With respect to the pattern of the amorphous silicon layer, various other forms can be considered besides the shapes indicated in Figure 2. For example, Figures 6-8 indicate examples of top view diagrams of connecting regions in the application examples of the present invention. In Figures 6-8, (601), (701), and (801) are seed regions, (602), (702), and (802) are island regions, (603), (703), and (803) are connecting regions, (604) and (605), (704) and (705), and (804) and (805) are crystal grains. The selection of crystal growth can be attained more completely by devising the form of the connecting region, such as by tapering the width of the connecting region and providing a region of narrow width (706), for example. Polycrystal nuclei are easily generated in the seed region particularly in the seed formation method using the metallic film based on the present invention; therefore, the aforementioned selection of the crystal growth effectively brings about a drastic improvement in the yield. Also, the heat treatment time is shortened by increasing crystal growth speed by approximately 10 times by doping with a concentration of approximately 10[Megabl]-10[Megabl]cm-3 with such impurities as P (phosphorus), for example, in the connecting region, for example, and it is particularly effective when more widely crystallizing the island region, which is the region in which the element is to be formed.

Examples in which Al was used as the metal layer were used in the application examples in Figures 1-3; however, the present invention is not so limited. For example, Al alloys, such as

Al-Si, for example, metals, such as Cr, Ni, Mo, W, Au, Pt, and Ti, for example, and their alloys can be used as the said metal layer. In some cases, crystal nuclei are easily generated when an alloy of Si and a metal, such as Al-Si, for example, is used. Using Al-Si as an example, crystal nuclei are easily and evenly generated when the Si content is less than approximately 0.5 wt% (it is difficult to generate crystal nuclei unless a heat treatment at a higher temperature is applied when the Si content is greater than the aforementioned value).

In the application examples, the metal layer was formed on the amorphous silicon layer; however, the order of lamination can be reversed. However, problems, such as the inability to remove the metal layer before heat treatment and covering areas of the metal layer with step differences with the amorphous silicon layer, for example, occur when the amorphous silicon layer is formed above the metal layer.

Besides the TFTs indicated in the application examples, the present invention can also be applied in general to insulated gate semiconductors, and it can also be applied in general to semiconductor elements such as photoelectronic transducers, bipolar transistors, field-effect transistors, solar batteries, and optical sensors, for example, and it becomes a very effective manufacturing method.

Effects of the present invention

As described above, in the present invention monocrystalline silicon, for example, is selectively grown upon insulating amorphous material, such as an insulating amorphous substrate

consisting of glass and quartz, for example, or an insulating amorphous material layer consisting of SiO₂, for example, and the position at which the crystal grain boundary should be present can be controlled. As a result, it becomes possible to selectively form a semiconductor element in a crystallized region. A high-performance semiconductor element which is equivalent to a semiconductor element that is formed on a Si wafer can be formed on the insulating amorphous material of the present invention, and large, high-definition liquid crystal display panels high-speed high-definition contact type image sensors, and three-dimensional ICs, for example, can be easily formed.

Furthermore, unlike the fusion recrystallization method, low . temperature heat treatment, which is approximately 650°C at most, is only auxiliary in the present invention. As a result, there are such merits as (1) the ability to use inexpensive glass substrates as the substrate and (2) the ability to form a semiconductor element at the upper layer section without negatively affecting (diffusion of impurities, for example) the element at the lower layer section in the three-dimensional ICs, for example.

Besides the TFTs indicated in the application examples, the present invention can also be applied in general to insulated gate semiconductors, and it can become a very effective manufacturing method when forming semiconductor elements such as photoelectronic transducers, bipolar transistors; field-effect transistors, solar batteries, and optical sensors, for example, upon the insulating material.

Brief explanation of the figures

Figure 1 (a)-(d) are diagrams indicating manufacturing processes for a semiconductor device in an application example of the present invention.

Figure 2 (a)-(d) and Figure 3 (a)-(d) indicate a manufacturing method for a semiconductor device in an application example of the present invention, Figure 2 indicates cross sectional diagrams, and Figure 3 indicates top views.

Figure 4 and Figure 5 are pattern diagrams of the crystal growth.

Figure 6-8 are top views of the connecting regions in the application examples of the present invention.


101, 201...insulating amorphous material, 102, 202...amorphous material layer, 103, 203...metal layer, 104, 204...seed region, 106, 207...gate electrode, 107, 208...source-drain region, 108, 209...gate insulating film, 109, 210...layer insulating film, 110, 211...contact hole, 111, 212...wiring, 401 501, 602, 702, and 802...island region, 402, 502, 603, 703, and 803...connecting region, and 403, 503, 601, 701, and 801...seed region.

持周平2-140915 (6)



Figure 1 (a)

Key: 101 Insulating amorphous material layer 102 Amorphous material layer mainly consisting of silicon



Key: 103 Metal layer 104 Seed region




Figure 1 (c)





Figure 2 (a)

Key: 201 Insulating amorphous material layer 202 Amorphous material layer mainly consisting of silicon



Key: 203 Metal layer 204 Seed region




Figure 2 (c)




Figure 2 (d)




Figure 3 (a)




Figure 3 (b)

Key: 205 Island region 206 Connecting region




Figure 3 (c)




Figure 3 (d)

Key: 207 211 212 Gate electrode Contact hole

Wiring




Figure 4

Key: 401 Island region 402 Connecting region 403 Seed region 404 Crystal grain 405 Crystal grain




Figure 5

Key: 501 Island region 502 Connecting region 503 Seed region




Figure 6

Key: 601 Seed region
602 Island region
603 Connecting region
604 Crystal grain
605 Crystal grain





Figure 7

Key: 701 Seed region
702 Island region
703 Connecting region
704 Crystal grain
705 Crystal grain



Key: 801

801 Seed region 802 Island region 803 Connecting region 804 Crystal grain 805 Crystal grain